專家解讀「韜（τ）定律」，華為如何繞開製程焦慮？
什麼是「韜（τ）定律」？
華為提出「韜（τ）定律」，作為摩爾定律的替代演進路徑，主張以「時間（τ）縮微」取代傳統的「幾何縮微」，即不再依賴縮小晶體管尺寸，而是透過系統性降低時間常數τ，來持續壓縮信號傳播時延。
核心技術：邏輯摺疊（LogicFolding）
「韜定律」的核心技術為「邏輯摺疊（LogicFolding）」，透過3D或2.5D等先進封裝形式，將計算邏輯層疊於芯片系統中，實現晶體管密度的提升，而不需依賴極致製程。
目標與預期成果
- 華為預計到2031年，基於「韜定律」的高端芯片晶體管密度，可達到等效1.4納米製程的同等水平。
- 此技術為中國半導體產業探索出一條不完全依賴EUV極紫外光刻機的自主發展新路徑。
產業意義
「韜定律」不僅是技術創新，更構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系，為全球半導體產業提供了一種不依賴極致製程的演進模式。