華為提出τ縮放定律，尋找製程微縮之外的晶片演進路徑
核心概念：以時間取代幾何微縮
華為在IEEE國際電路與系統研討會（ISCAS）上提出「τ縮放定律（Tau Scaling Law）」，主張透過縮短訊號傳輸與系統執行時間，以「時間（τ）縮微」替代傳統的「幾何微縮」，作為半導體與電子系統演進的新指導原則。
技術實現與目標
- 提出「邏輯折疊（LogicFolding）」技術，用以壓縮信號傳播時延，提升晶片密度與效能。
- 預計在2031年實現等效1.4奈米製程的晶體管密度水平，達到與當前先進製程相當的性能。
- 該技術旨在解決算力需求指數成長與傳統製程物理極限之間的矛盾。
應用與影響
華為表示，基於此定律所設計的高階自研晶片，將持續推進晶片效能，並應用於新一代「麒麟晶片」等產品上。公司強調，此為對抗美國半導體設備封鎖的一種系統層級創新路徑。
來源與延伸
此「τ縮放定律」不僅是技術創新，也構建了貫穿器件、電路、晶片到系統層面的多層級協同優化體系，為半導體產業提供一種突破傳統製程極限的替代方案。